Principe de fonctionnement

Le signal émis par le combiné est écouté par notre montage pour détecter la fréquence d'une touche en particulier, ici le dièse (#)
Afin d'assurer une isolation totale entre la ligne téléphonique et notre montage, on récupère le signal au travers d'un transformateur (T1) spécial téléphonie, avec 600 ohms d'impédance et un rapport unitaire (1:1)
Afin de ne pas saturer le transformateur, la composante continue est supprimée grâce à C5 qui doit pouvoir supporter les tensions d'une ligne téléphonique, à savoir au moins 200V.
Les deux diodes Zener D1 et D2 sont montés "cul à cul" (back to back) afin d'assurer que la tension en sortie du transformateur ne dépasse pas 5V
Le MT8870 est un décodeur de signaux DTMF et les composants l'encadrant (R1, R2, R3, C1, C2 et Y1) sont ceux recommandés par la datasheet, merci de vous y reporter.
En sortie, on veut avoir un niveau logique 1 quand le # est détecté. On sait que c'est un # quand Q1=0, Q2=0, Q3=1, Q4=1. On réalise donc une inversion de Q1 et Q2, puis un ET entre les 4 signaux. Pour des raisons d'encombrement et de facilité d'approvisionnement, ces inversions sont réalisées avec deux paires NPN/Résistance. On pourrait aussi utiliser une porte ET unique de type 74LVC1GU04 ou une double telle que 74LVC2GU04 mais c'est très couteut de se les procurer à l'unité en France.
D'autre part, on sait que les sorties Q sont valides quand STD est à 1. Il repasse à 0 une fois que la tonalité du dièse a disparu. Ainsi, pour détecter deux dièses de suite, on doit stocker la valeur du ET quand STD passe à 1, et quand on a eu deux fois de suite un 1 en sortie du ET, c'est que la touche dièse a été appuyée deux fois de suite.
Pour réaliser ce stockage, on utilise deux bascules D montées en cascade. A chaque transition de 0 vers 1 de STD, la première porte prend la valeur du résultat du ET et la deuxième porte prend la valeur de la première porte. Quand les deux portes présentent un 1 sur leur sortie Q, c'est que la touche dièse a été appuyée deux fois de suite. On sait cela en réalisant un ET entre les deux sorties Q.
L'ordre d'utilisation des portes sur le schéma est un peu particulier afin de faciliter le routage de la carte.
La sortie à 1 ne doit pas être permanente afin de permettre le retour automatique sur la ligne Freebox. C'est pourquoi la sortie alimente un montage RC (R8-C8) dont la constante de temps détermine la durée pendant laquelle le signal "2#" est à 1. Ici, environ une seconde, ce qui est largement suffisant pour que la carte mère détecte la prise de ligne FT.
Comme on se branche sur un montage existant, il faut respecter sa table de vérité. Ainsi, la broche 1 de JP3 (signal appelé NE) peut prendre ces valeurs, avec les signifcations suivantes:

Il faut donc que la broche 2 de JP3 (signal appelé Out) prenne les bonnes valeurs pour laisser passer NE, sauf si le # est détecté deux fois de suite auquel cas il faut sélectionner FT.
La table de vérité combinée est donc la suivante:

Sa valeur est celle de Out, et est calculée à partir de ce que l'on veut avoir:

Si 2# est 0 alors on laisse NE
Si 2# est 1 alors on veut 1 (pour sélectionner la ligne FT)

Au final, on constate que Out = NE ou 2#

Il existe des puces CMS à une seule porte Ou mais elles sont très difficiles à trouver, et il n'aurait pas été judicieux (en terme de place) d'utiliser une puce 74xx qui en contient 4. On reproduit donc ce Ou via les diodes D3 et D4 et une résistance de Pull Down (R5) pour garantir la présence du 0 lorsque les deux diodes ont 0 à leur entrée. En effet, sans ce pull down, la sortie de ces deux diodes serait flottante ce qui n'est pas souhaitable.

Une fois ce OU réalisé, il faut cependant prendre en compte le fait que les tensions sur JP3 sont de 12V et non pas 5V comme sur la partie logique. En entrée, c'est assez simple, il n'y a rien à faire, le transistor pouvant supporter jusqu'à 20V.
En revanche, en sortie, on ne peut simplement mettre la sortie des diodes sur JP3-2 puisque l'on n'aurait que 5V lorsque NE est à 0 et 2# à 1, permettant ainsi à un courant de circuler du +12 vers le +5 et provoquant le semi déclenchement du relais.
On utilise alors un transistor bipolaire (Q4, PNP) qui court-circuite le pull down à la masse réalisé par R7. Cette configuration provoque cependant une inversion de la logique appliquée à la porte, d'où l'utilisation d'un autre bipolaire (Q3, NPN) entre la sortie des diodes et la porte de Q4.